技術崗-高性能網(wǎng)絡FPGA 方向

面議

深圳碩士研究生若干人 2025-07-07發(fā)布查看公告詳情

績效獎金五險二金子女入學安排定期/免費體檢

落戶辦理健身俱樂部

競爭力分析

聲明：本站部分公告與職位內容由本站根據(jù)官方招聘公告進行整理編輯。由于用人單位需求專業(yè)、學歷學位、資格條件、職位編制、備注內容等內容情況復雜且有變化可能，是否符合招聘條件以用人單位公告為準或請聯(lián)系用人單位確認。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔任何責任！

職位詳情

基本信息

職位名稱：技術崗-高性能網(wǎng)絡FPGA 方向

職位類型：其他科研支撐崗

工作地點：廣東深圳

招聘人數(shù)：若干

報名方式：網(wǎng)上系統(tǒng),其他

截止時間：詳見正文

用人部門：體系所

其他要求

學歷要求：碩士研究生

需求專業(yè)：

電氣工程, 電子科學與技術, 信息與通信工程, 計算機科學與技術

該需求專業(yè)僅展示一級學科

崗位職責

詳見公告正文

任職要求

1. 電子工程、通信工程、計算機、微電子等相關專業(yè)。2. 3 年以上 FPGA 開發(fā)經(jīng)驗，熟悉 Xilinx/Intel/Altera等主流 FPGA 平臺及開發(fā)工具鏈（Vivado/Quartus）。3. 精通 Verilog/VHDL 語言，掌握 FPGA 設計流程（RTL 設計、仿真、綜合、布局布線）。4. 熟悉網(wǎng)絡協(xié)議棧（L2/L3/L4）或高速接口協(xié)議（如10G/100G Ethernet、DDR、SerDes）。5. 具備高速數(shù)字電路設計能力，了解時序分析、跨時鐘域處理及低功耗設計方法。熟練使用邏輯分析儀、示波器等調試工具，能獨立完成硬件問題定位。6. 有網(wǎng)絡設備（交換機、路由器、防火墻）或 SDN/NFV 相關 FPGA 開發(fā)，DPDK 或智能網(wǎng)卡（SmartNIC）開發(fā)，ASIC/SoC項目等經(jīng)驗者優(yōu)先。

其他說明

方法一：登錄人才招聘官網(wǎng)hr.pcl.ac.cn，進入新型網(wǎng)絡研究部頁面，選擇合適崗位后注冊網(wǎng)申系統(tǒng)上傳簡歷。
方法二：【關注公眾號】“鵬城實驗室招聘”點擊崗位投遞進入招聘微官網(wǎng)即可投遞簡歷或直接郵件聯(lián)系我們。

競爭力分析

解鎖詳細分析

您與該職位匹配度: ***，已超過了 *** 的競爭者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關注高校人才網(wǎng)官方微信（碩博QQ交流群：928126168 ，進微信群請點擊添加官方客服號）