嵌入式工程師

面議

杭州碩士研究生 2人 2025-08-01發(fā)布查看公告詳情

競(jìng)爭(zhēng)力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請(qǐng)聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：嵌入式工程師

職位類型：技術(shù)支撐崗

工作地點(diǎn)：浙江杭州

招聘人數(shù)： 2

報(bào)名方式：電子郵件

截止時(shí)間：詳見正文

用人部門：電磁認(rèn)知通信實(shí)驗(yàn)室

其他要求

學(xué)歷要求：碩士研究生

需求專業(yè)：

電氣工程, 電子科學(xué)與技術(shù), 信息與通信工程, 計(jì)算機(jī)科學(xué)與技術(shù)

該需求專業(yè)僅展示一級(jí)學(xué)科

崗位職責(zé)

1.參與科研原型系統(tǒng)硬件平臺(tái)開發(fā)：負(fù)責(zé)實(shí)驗(yàn)室科研項(xiàng)目中涉及的嵌入式硬件平臺(tái)（基于FPGA、ARM、DSP、SoC等）的設(shè)計(jì)、選型、驅(qū)動(dòng)開發(fā)、底層軟件編程與系統(tǒng)集成。
2.算法硬件化實(shí)現(xiàn)：將電磁信號(hào)處理、頻譜感知、認(rèn)知決策、實(shí)時(shí)通信協(xié)議棧等關(guān)鍵算法高效、可靠地移植、優(yōu)化并實(shí)現(xiàn)于FPGA或嵌入式處理器平臺(tái)。
3.高性能嵌入式系統(tǒng)開發(fā)：設(shè)計(jì)開發(fā)面向高速數(shù)據(jù)采集、實(shí)時(shí)信號(hào)處理、低延遲通信控制等需求的嵌入式系統(tǒng)軟硬件。
4.硬件驅(qū)動(dòng)與接口開發(fā)：開發(fā)與調(diào)試各類傳感器、射頻前端、高速ADC/DAC、通信接口（如以太網(wǎng)、PCIe,USB,SPI,I2C,UART等）的底層驅(qū)動(dòng)。

任職要求

1.學(xué)歷與專業(yè)
碩士學(xué)歷或優(yōu)秀本科生優(yōu)先，電子工程、通信工程、計(jì)算機(jī)工程、自動(dòng)化、微電子或相關(guān)專業(yè)。
2.核心硬件技能
精通FPGA、ARM嵌入式開發(fā)。
3.核心軟件技能
精通C/C++語言，具備扎實(shí)的編程基礎(chǔ)和良好的代碼風(fēng)格。
深入理解計(jì)算機(jī)體系結(jié)構(gòu)、數(shù)字電路、模擬電路基礎(chǔ)。
熟悉嵌入式系統(tǒng)開發(fā)流程、調(diào)試工具（如JTAG,示波器,邏輯分析儀等）。

其他說明

工作地點(diǎn)：西安、杭州

競(jìng)爭(zhēng)力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過了 *** 的競(jìng)爭(zhēng)者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：928126168 ，進(jìn)微信群請(qǐng)點(diǎn)擊添加官方客服號(hào)）

重要風(fēng)險(xiǎn)提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費(fèi)、材料費(fèi)、成本費(fèi)，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價(jià)部門批準(zhǔn)的收費(fèi)許可證明材料，若無法提供相關(guān)證明，請(qǐng)求職者提高警惕，有可能屬于詐騙或違規(guī)行為。