NO.2306IC版圖設(shè)計工程師

面議

西安碩士研究生若干人 2022-07-12發(fā)布查看公告詳情

競爭力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進(jìn)行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準(zhǔn)或請聯(lián)系用人單位確認(rèn)。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：NO.2306IC版圖設(shè)計工程師

職位類型：半導(dǎo)體/芯片專業(yè)人員崗

工作地點：陜西西安

招聘人數(shù)：若干

報名方式：其他

截止時間：詳見正文

其他要求

學(xué)歷要求：碩士研究生

崗位職責(zé)

1、負(fù)責(zé)新工藝下新IP的layout設(shè)計及修改，如IO，SerDes PHY，PLL，ADC，DAC等的版圖設(shè)計；
2、負(fù)責(zé)芯片頂層的layout整合，手工連線的連接，頂層DRC和LVS，天線效應(yīng)等的驗證和修改等。

任職要求

1、碩士及以上學(xué)歷，有模擬模塊的layout經(jīng)驗，對工藝制造流程以及工藝制程特性要有一定的認(rèn)知；
2、熟練使用cadence的layout工具進(jìn)行相應(yīng)的版圖設(shè)計工作，熟悉ERC，DRC，LVS等基本流程及處理方式，熟悉天線效應(yīng)原理及處理流程，熟悉XRC或者QRC等后仿寄生提取流程；
3、對analog模塊的layout特性要有基本的sense，對analog電路有一定理解者優(yōu)先；
4、對ESD，EM，Latch-up等基本原理有一定了解，對對應(yīng)常見rule和處理方式熟悉；
5、對高階工藝（40nm及以下工藝）有經(jīng)驗且制程特性有理解者優(yōu)先，對cadence最新工具操作熟悉者以及腳本語言（skill等）用法熟悉者優(yōu)先。

其他說明

工作地點還涉及珠海

競爭力分析

解鎖詳細(xì)分析

您與該職位匹配度: ***，已超過了 *** 的競爭者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：928126168 ，進(jìn)微信群請點擊添加官方客服號）