聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準或請聯(lián)系用人單位確認。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！
職位詳情
基本信息
職位名稱：FPGA開發(fā)工程師
工作地點：湖北武漢
招聘人數(shù)： 1
報名方式：
其他
截止時間：2026-05-01
其他要求
學(xué)歷要求：本科
工作經(jīng)驗：5-10年
崗位職責(zé)
1.根據(jù)系統(tǒng)設(shè)計架構(gòu)，輔助設(shè)計整機工作流程，主導(dǎo)設(shè)計FPGA工作子流程；2.根據(jù)板卡需求完成板級FPGA選型、方案設(shè)計、開發(fā)、仿真及調(diào)試；3.組織、指導(dǎo)工程師完程FPGA子模塊開發(fā)、子模塊整合、仿真、調(diào)試工作；4.根據(jù)整機成本、性能要求進行整體優(yōu)化設(shè)計；5.組織、指導(dǎo)工程師完成硬件電路的整機調(diào)試、問題定位、指標優(yōu)化；6.根據(jù)FPGA開發(fā)流程補充完善現(xiàn)有文檔體系；7.組織、指導(dǎo)工程師產(chǎn)品、技術(shù)資料的設(shè)計整理和歸檔。
任職要求
1.本科及以上學(xué)歷，5年以上FPGA工作經(jīng)驗；2.精通Xilinx/Altera芯片開發(fā)環(huán)境及仿真調(diào)試工具；3.熟練使用各類片上資源，進行資源優(yōu)化、性能優(yōu)化；4.精通VerilogHDL語言和時序約束、時序分析、時序優(yōu)化方法，掌握FPGA設(shè)計、開發(fā)流程和仿真技術(shù)，具有獨立的FPGA編碼、仿真、調(diào)試能力；5.有LVDS、PCIe、Aurora等接口FPGA開發(fā)經(jīng)驗優(yōu)先；6.有Soc架構(gòu)FPGA/ASIC設(shè)計經(jīng)驗，掌握AXI總線協(xié)議者優(yōu)先。
其他說明
簡歷命名：姓名+崗位名稱（如：前端開發(fā)工程師）+學(xué)歷+畢業(yè)學(xué)校+專業(yè)
郵件主題：姓名+崗位名稱（如：前端開發(fā)工程師）+學(xué)歷+畢業(yè)學(xué)校+專業(yè)
您與該職位匹配度: ***，已超過了
*** 的競爭者，建議************
您在 ？位置
歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：928126168 ，進微信群
請點擊添加官方客服號）
重要風(fēng)險提示：如招聘單位在招聘過程中向求職者提出收取押金、保證金、體檢費、材料費、成本費，或指定醫(yī)院體檢等，求職者有權(quán)要求招聘單位出具物價部門批準的收費許可證明材料，若無法提供相關(guān)證明，請求職者提高警惕，有可能屬于詐騙或違規(guī)行為。
