CPU/GPU/SOC芯片設(shè)計工作
1.根據(jù)架構(gòu)改動撰寫或更新設(shè)計文檔，定義模塊接口與功能
2.負責模塊微架構(gòu)設(shè)計和代碼實現(xiàn)，編寫或改進相關(guān)模塊的RTL 代碼
3.負責代碼質(zhì)量檢測和模塊級綜合，根據(jù)時序、面積、性能、功耗要求優(yōu)化RTL 設(shè)計
4.SOC前端設(shè)計與系統(tǒng)集成，如時鐘，復位，系統(tǒng)控制，數(shù)據(jù)網(wǎng)絡(luò)，PCIE，HBM；
5. SOC level LEDA, CDC 檢查，綜合，時序分析，sdc 生成，形式驗證，支持后端工程師完成時序收斂
5. 配合驗證工程師一起驗證邏輯功能的正確性
7.支持軟件、驅(qū)動開發(fā)和硅片調(diào)試
8.使用EDA工具進行Timing/Power/Area等方面的性能分析；
任職要求：
1.電子工程、微電子或相關(guān)專業(yè)，碩士及以上學歷
2.深入理解數(shù)字集成電路原理。
3.熟悉Verilog編程，具有一定的RTL開發(fā)經(jīng)驗。熟悉perl/tcl/shell/python腳本語言（之一即可）。
4. 具備以下任一經(jīng)驗者尤佳：熟悉計算機體系結(jié)構(gòu)相關(guān)知識、熟悉CPU 或GPU 軟硬件系統(tǒng)架構(gòu)、熟悉低功耗設(shè)計，熟悉ARM架構(gòu)和AMBA，熟悉前端設(shè)計流程和相關(guān)EDA工具如Verdi，F(xiàn)ormality/LEC， DC， PT， Spyglass等、具有PCIE,DDR,USB,SATA, Ethernet,Fabric,CPU core，Serdes 等方面經(jīng)驗
5. 熟練使用物理數(shù)字實現(xiàn)流程相關(guān)EDA工具，如DC/Formality/VCLP/primetime/ICC等。
6. 較強的解決問題能力，良好的溝通能力和團隊協(xié)作能力
7.良好的英文文檔閱讀能力

1.熱愛芯片事業(yè)，有志成為IC行業(yè)專業(yè)人才；
2.性格開朗、積極樂觀，奮進務實；
3.2023屆本科及以上應屆畢業(yè)生，微電子、集成電路、計算機、軟件等相關(guān)專業(yè)；

工作城市：北京 上海 成都 蘇州 天津 無錫