中國科學院信息工程研究所是2011年批準成立的中國科學院直屬科研機構(gòu)。研究所按照“軟硬兼修，矛盾兼容，開合有法，張弛有度”的辦所方針，秉承“打造一流平臺，集聚一流人才，支撐國家需求，引領學科發(fā)展，努力成為國家在信息工程領域的戰(zhàn)略科技力量”的組織目標，面向國家戰(zhàn)略需求，在信息安全科技領域，開展基礎理論與前沿技術研究，開發(fā)應用性技術與系統(tǒng)，為國家信息化進程提供核心關鍵技術支撐與系統(tǒng)解決方案。
現(xiàn)根據(jù)工作需要，第七研究室面向應屆畢業(yè)生及社會招聘，公開招聘嵌入式工程師/FPGA工程師各1名。
一、招聘崗位、崗位職責及應聘條件
1.招聘崗位：嵌入式開發(fā)工程師/助理工程師-工程技術研究(項目聘用)
招聘人數(shù)：1名
崗位職責：
1.負責嵌入式平臺開發(fā)，以及嵌入式系統(tǒng)的搭建；
2.負責嵌入式開發(fā)板開發(fā)調(diào)試；
3.負責與硬件工程師、上位機軟件工程師協(xié)同工作完成項目需求；
4.負責編寫相關軟件使用文檔、協(xié)議文檔以及一些必要的文件資料；
6.完成上級領導安排的其他工作。
應聘條件：
1.統(tǒng)招碩士研究生及以上學歷學位，計算機、電子、通信等相關專業(yè)，具備3年及以上嵌入式軟件開發(fā)經(jīng)驗；
2.具備良好的c/c++語言開發(fā)經(jīng)驗，STM32單片機，良好的編程習慣，邏輯分析能力強；
3.熟悉SOC常見外設驅(qū)動，如SGMII、UART、SPI、SDIOI2C等常用接口驅(qū)動+熟悉網(wǎng)口、DDR、PCI、PCIE、CAN總線等常規(guī)硬件接口及底層驅(qū)動編寫；
加分項：
（1）熟悉zynq開發(fā)流程和平臺搭建者優(yōu)先；
（2）責任心強，具備團隊協(xié)作精神，具有比較突出的分析和解決問題能力優(yōu)先。
2.招聘崗位：FPGA工程師/助理工程師-工程技術研究(項目聘用)
招聘人數(shù)：1名
崗位職責：
1.負責電磁、信號檢測系統(tǒng)中的FPGA信號處理算法實現(xiàn)，包括數(shù)字濾波、實時數(shù)據(jù)流處理、信號調(diào)制解調(diào)等。
1.負責FPGA模塊開發(fā)，包括方案、編碼、仿真、時序和資源分析、測試驗證；
2.負責FPGA部分嵌入式軟件的開發(fā)與調(diào)試；
3.負責FPGA相關的硬件和接口調(diào)試工作；
4.參與系統(tǒng)或者組件的聯(lián)調(diào)、測試工作；
5.依據(jù)工作流程要求撰寫相關設計、驗證文檔
6.完成上級領導安排的其他工作。
應聘條件：
1.統(tǒng)招碩士研究生及以上學歷學位，電子工程、通信、計算機等相關專業(yè)。
2.3年以上FPGA開發(fā)經(jīng)驗，熟練使用Verilog/VHDL，掌握AXI4-Stream、DMA、DDR控制器等IP核應用，熟悉xilinx vivado開發(fā)環(huán)境
3.熟悉FPGA常用接口開發(fā)，包括SPI、UART、GPIO等
4.具有良好的溝通能力，團隊合作精神、溝通協(xié)調(diào)能力及文字表達能力
加分項：
（1）熟悉zynq開發(fā)經(jīng)驗者優(yōu)先；
（2）責任心強，具備團隊協(xié)作精神，具有比較突出的分析和解決問題能力優(yōu)先。
二、崗位待遇
工資福利待遇及合同管理按國家和研究所相關規(guī)定執(zhí)行。
三、應聘方式
1.應聘者須提供以下材料：《中國科學院信息工程研究所應聘審核表》（附件）及其他能夠證明能力的相關材料，以電子郵件的方式發(fā)送至:gaoxing@iie.ac.cn，請【點擊下方“立即投遞/投遞簡歷”，即刻進行職位報名】。郵件標題及附件名稱請注明“第七研究室+應聘崗位＋姓名＋應聘審核表”。其他證明材料，請打包壓縮，文件名稱請注明“第七研究室+應聘崗位＋姓名＋證明材料”。
2.通過資格初審的應聘者參加面試，面試時間和地點將另行通知。初選不合格者不另行通知。
四、聯(lián)系方式
郵箱：gaoxing@iie.ac.cn
地址：北京市海淀區(qū)樹村路19號
（請通過郵件申請，來人恕不接待）
郵編：100093
網(wǎng)站：www.iie.ac.cn
信息來源于網(wǎng)絡，如有變更請以原發(fā)布者為準。
來源鏈接：
http://www.iie.cas.cn/yjdw2020/rczp2020/202512/t20251208_8024123.html
