邏輯工程師

1.2-1.8萬/月

上海本科 3-5年 2人 2024-12-19發(fā)布查看公告詳情

五險一金

競爭力分析

聲明：本站部分公告與職位內(nèi)容由本站根據(jù)官方招聘公告進行整理編輯。由于用人單位需求專業(yè)、學(xué)歷學(xué)位、資格條件、職位編制、備注內(nèi)容等內(nèi)容情況復(fù)雜且有變化可能，是否符合招聘條件以用人單位公告為準或請聯(lián)系用人單位確認。本站整理編輯的職位信息僅供求職者參考，如因此造成的損失本站不承擔(dān)任何責(zé)任！

職位詳情

基本信息

職位名稱：邏輯工程師

職位類型：技術(shù)支撐崗

工作地點：上海

招聘人數(shù)： 2

報名方式：電子郵件

截止時間：2025-06-18

用人部門：可穿戴機器人實驗室

其他要求

學(xué)歷要求：本科

工作經(jīng)驗：3-5年

崗位職責(zé)

（1）負責(zé)FPGA解決方案設(shè)計；進行模塊設(shè)計、代碼編寫、仿真、測試、維護等工作；
（2）進行仿真和編碼等工作；分析并解決開發(fā)過程中的問題，優(yōu)化FPGA資源及時序，提高系統(tǒng)性能；
（3）配合嵌入式軟件、硬件設(shè)計人員進行板級調(diào)試以及系統(tǒng)聯(lián)調(diào)工作；協(xié)助制定測試計劃，配合完成最終測試；
（4）負責(zé)技術(shù)文檔編寫。

任職要求

（1）本科3年、碩士1年以上FPGA系統(tǒng)開發(fā)經(jīng)驗；熟悉FPGA設(shè)計、開發(fā)流程和仿真技術(shù)，具有獨立的FPGA編碼、仿真、調(diào)試能力；
（2）精通Verilog語言，熟練掌握Vivado/Quartus/Modelsim等開發(fā)、仿真工具；
（3）具有良好的電子線路設(shè)計分析能力，良好的硬件系統(tǒng)調(diào)試能力，能夠獨立完成單板調(diào)試、測試，能快速理解英文技術(shù)文檔；
（4）熟悉ADC/FFT/FIR等數(shù)字信號處理技術(shù)；
（5）有USB、PCIe、Ethernet、DDR、SD/eMMC、SPI、CAN等接口背景的優(yōu)先；

其他說明

符合條件的應(yīng)聘者可將個人簡歷以電子郵件方式發(fā)送至郵箱，（郵件主題：姓名-學(xué)歷-機械學(xué)院博士后/XX工程師/科研助理申請）

競爭力分析

解鎖詳細分析

您與該職位匹配度: ***，已超過了 *** 的競爭者，建議************

較低

一般

比較匹配

非常匹配

查看其他職位查看公告詳情

歡迎掃描下方二維碼關(guān)注高校人才網(wǎng)官方微信（碩博QQ交流群：928126168 ，進微信群請點擊添加官方客服號）