崗位職責(zé)：
①負(fù)責(zé)數(shù)字系統(tǒng)架構(gòu)設(shè)計(jì)與技術(shù)方案制定，推動(dòng)物理系統(tǒng)與數(shù)字系統(tǒng)的深度融合
②開展數(shù)據(jù)采集、處理與分析工作，構(gòu)建高效的數(shù)據(jù)通道與信息模型
③開發(fā)并優(yōu)化核心算法，支持?jǐn)?shù)字孿生、仿真驗(yàn)證及智能決策等關(guān)鍵功能實(shí)現(xiàn)
④完成嵌入式系統(tǒng)開發(fā)、通信協(xié)議配置（如Modbus、CAN、MQTT）及系統(tǒng)集成調(diào)試
⑤基于云計(jì)算與邊緣計(jì)算平臺(tái)部署數(shù)字工程解決方案，保障系統(tǒng)穩(wěn)定性與可擴(kuò)展性
⑥運(yùn)用MATLAB/Simulink、PLC編程工具等工業(yè)軟件進(jìn)行建模、仿真與性能優(yōu)化
⑦參與自動(dòng)化控制系統(tǒng)的設(shè)計(jì)與實(shí)施，確保數(shù)字系統(tǒng)與控制邏輯的協(xié)同運(yùn)行
⑧跟蹤前沿?cái)?shù)字技術(shù)發(fā)展趨勢(shì)，持續(xù)改進(jìn)現(xiàn)有系統(tǒng)并推動(dòng)技術(shù)創(chuàng)新應(yīng)用

任職要求：
①計(jì)算機(jī)、電子信息、自動(dòng)化或相關(guān)專業(yè)本科及以上學(xué)歷，具備扎實(shí)的數(shù)字工程理論基礎(chǔ)
②熟練掌握C/C++、Python或Java等編程語(yǔ)言，具有嵌入式系統(tǒng)開發(fā)和軟硬件協(xié)同開發(fā)經(jīng)驗(yàn)
③熟悉傳感器技術(shù)、數(shù)據(jù)采集原理及主流工業(yè)通信協(xié)議（Modbus、CAN、MQTT等）
④掌握數(shù)字信號(hào)處理、面向?qū)ο笤O(shè)計(jì)方法和自動(dòng)化控制理論，能獨(dú)立完成系統(tǒng)建模與仿真
⑤了解云計(jì)算與邊緣計(jì)算架構(gòu)，具備工業(yè)互聯(lián)網(wǎng)、物聯(lián)網(wǎng)或智能制造項(xiàng)目實(shí)踐經(jīng)驗(yàn)
⑥具備網(wǎng)絡(luò)安全基礎(chǔ)知識(shí)，理解工業(yè)系統(tǒng)中的信息安全防護(hù)機(jī)制
⑦具有良好的跨學(xué)科協(xié)作能力、問題分析與解決能力，能夠適應(yīng)復(fù)雜工程環(huán)境的技術(shù)挑戰(zhàn)

崗位職責(zé)：
1.負(fù)責(zé)完善信息學(xué)院數(shù)字IC和FPGA流程中項(xiàng)目驗(yàn)證方案與計(jì)劃制定：深入研讀設(shè)計(jì)規(guī)格書，提取關(guān)鍵驗(yàn)證功能點(diǎn)，制定詳細(xì)的模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證計(jì)劃，明確驗(yàn)證策略、測(cè)試場(chǎng)景及驗(yàn)收標(biāo)準(zhǔn)；
2.負(fù)責(zé)完善信息學(xué)院數(shù)字IC和FPGA流程中驗(yàn)證架構(gòu)設(shè)計(jì)：負(fù)責(zé) UVM 驗(yàn)證平臺(tái)的頂層架構(gòu)設(shè)計(jì)，定義Driver, Monitor, Scoreboard, Reference Model等核心組件的接口與交互規(guī)范。搭建通用的基礎(chǔ)驗(yàn)證環(huán)境框架，供學(xué)生團(tuán)隊(duì)在此基礎(chǔ)上進(jìn)行擴(kuò)展
3.負(fù)責(zé)對(duì)相關(guān)科研人員及學(xué)生進(jìn)行數(shù)字IC和FPGA驗(yàn)證相關(guān)的技術(shù)指導(dǎo)、培訓(xùn)和代碼審查工作，包括指導(dǎo)學(xué)生進(jìn)行具體的測(cè)試用例（Test Case）開發(fā)和調(diào)試，定期進(jìn)行代碼審查（Code Review）和驗(yàn)證計(jì)劃評(píng)審，確保代碼質(zhì)量和驗(yàn)證完備性等；
4.負(fù)責(zé)信息學(xué)院后摩爾中心相關(guān)科研人員及學(xué)生完成數(shù)字IC和FPGA設(shè)計(jì)中驗(yàn)證工作的覆蓋率與質(zhì)量把控：包括定義功能覆蓋率（Functional Coverage）模型，分析回歸測(cè)試結(jié)果和覆蓋率報(bào)告，識(shí)別驗(yàn)證盲點(diǎn)，指導(dǎo)團(tuán)隊(duì)補(bǔ)充特定場(chǎng)景以達(dá)成覆蓋率收斂；
5.負(fù)責(zé)流程與方法學(xué)建設(shè)：包括建立標(biāo)準(zhǔn)化的驗(yàn)證流程和腳本工具（Makefile/Python），規(guī)范團(tuán)隊(duì)的開發(fā)環(huán)境與協(xié)作模式；
6.協(xié)助任課老師指導(dǎo)數(shù)字IC和FPGA相關(guān)課程的課程實(shí)驗(yàn)；
7.負(fù)責(zé)上海高能效與智能定制芯片工程技術(shù)中心等科研平臺(tái)相關(guān)的日常管理與運(yùn)行；
8.協(xié)助中心內(nèi)學(xué)生的日常管理，如思想教育、困難學(xué)生的關(guān)懷和幫扶工作。
9.中心和學(xué)院領(lǐng)導(dǎo)交付的其他工作。 任職要求：
1.具有電子/計(jì)算機(jī)相關(guān)專業(yè)的碩士或博士學(xué)歷；
2.具有3年及以上從事數(shù)字IC驗(yàn)證工作經(jīng)歷者優(yōu)先考慮；
3.精通VHDL/Verilog程序編寫，能幫助學(xué)生搭建自動(dòng)化測(cè)試平臺(tái)；
4.精通Cadence/Synopsys等IC前端設(shè)計(jì)及驗(yàn)證相關(guān)工具；
5.精通 SystemVerilog/UVM，具備從零構(gòu)建復(fù)雜驗(yàn)證環(huán)境架構(gòu)的能力。具備驗(yàn)證規(guī)劃能力，能夠從系統(tǒng)角度思考驗(yàn)證完備性，而不僅僅是寫代碼；
6.熟悉 AXI 等總線協(xié)議，熟悉計(jì)算機(jī)體系結(jié)構(gòu)，有 AI芯片/GPU/DSP 或 DMA/FPU 模塊驗(yàn)證經(jīng)驗(yàn)者優(yōu)先考慮；
7.有頂層設(shè)計(jì)及前端IP集成經(jīng)驗(yàn)者優(yōu)先考慮；
8.熟悉FPGA設(shè)計(jì)工具和流程者優(yōu)先考慮；
9.具有良好的團(tuán)隊(duì)合作精神，善于溝通；
10.熱愛教育事業(yè)，甘于奉獻(xiàn)，潛心育人，具有強(qiáng)烈的事業(yè)心和責(zé)任感；具有較強(qiáng)的紀(jì)律觀念和規(guī)矩意識(shí)，廉潔自律，身心健康；
11.原則上中共正式黨員或預(yù)備黨員，或在本科生或研究生期間擔(dān)任過學(xué)生干部或有相關(guān)工作經(jīng)歷者優(yōu)先。

崗位職責(zé)：
1.負(fù)責(zé)高速SerDes數(shù)字信號(hào)處理（DSP）模塊的設(shè)計(jì)與實(shí)現(xiàn)，包括但不限于數(shù)字控制環(huán)路（如CDR）、自適應(yīng)均衡算法、鏈路訓(xùn)練狀態(tài)機(jī)、誤碼率測(cè)試（BERT）等電路設(shè)計(jì)；
2.使用Verilog/SystemVerilog進(jìn)行RTL代碼編寫、綜合、形式驗(yàn)證及靜態(tài)時(shí)序分析（STA），確保設(shè)計(jì)滿足功能、時(shí)序和功耗要求；
3.與模擬工程師緊密協(xié)作，定義數(shù)?；旌辖涌诘囊?guī)格，并協(xié)助完成芯片頂層混合仿真及協(xié)同驗(yàn)證；
4.能夠參與芯片測(cè)試方案制定、FPGA原型驗(yàn)證及芯片調(diào)試。 任職要求：
應(yīng)聘人員基本條件
（一）具有良好的政治素質(zhì)和道德品行；
（二）符合招聘崗位所需的學(xué)歷學(xué)位、專業(yè)或技能條件；
（三）學(xué)風(fēng)端正，科學(xué)態(tài)度嚴(yán)謹(jǐn)，愛崗敬業(yè)；
（四）具有正常履行職責(zé)的身體條件和心理素質(zhì)；
（五）按中科院有關(guān)規(guī)定執(zhí)行親屬回避制度。

崗位要求
1.碩士及以上學(xué)歷，具備半導(dǎo)體物理、數(shù)?；旌霞呻娐返认嚓P(guān)知識(shí)背景；
2.具有高速串行接口和高速電路相關(guān)技術(shù)學(xué)習(xí)經(jīng)歷；
3.熟練使用集成電路設(shè)計(jì)相關(guān)軟件，如Cadence、Caliber等；
4.可以應(yīng)用測(cè)試設(shè)備，如示波器、誤碼儀、頻譜儀、網(wǎng)絡(luò)分析儀等；
5.能夠完成高速數(shù)?；旌想娐沸酒拈_發(fā)。

專業(yè)
微電子學(xué)與固體電子學(xué)、電子科學(xué)與技術(shù)

崗位職責(zé)：
1.深?理解虛擬數(shù)字人的開發(fā)流程，結(jié)合內(nèi)務(wù)AI大模型，完成AI虛擬數(shù)字人的開發(fā)、訓(xùn)練及調(diào)優(yōu)等工作。
2.配合AI工程人員完成云端的部署以及與應(yīng)用層的對(duì)接。 任職要求：
1、數(shù)學(xué)、計(jì)算機(jī)等相關(guān)專業(yè)，碩士研究生及以上學(xué)歷，優(yōu)秀者可放寬學(xué)歷至本科（2年以上相關(guān)工作經(jīng)驗(yàn)優(yōu)先）；
2、熟悉常見的ASR、TTS、嘴型對(duì)齊等AI算法；
3、熟悉常見的Hallo、Echomimic、LiveTalking、Linly-Talkder、Lip-Sync、MuseTalk、SadTalk、TANGO等與虛擬數(shù)字人相關(guān)的算法；
4、熟練掌握深度學(xué)習(xí)基本算法；具備C/C++、python開發(fā)經(jīng)驗(yàn)，代碼編寫能力較強(qiáng)；熟練使用Caffe、Tensorflow、PyTorch等開源深度學(xué)習(xí)框架優(yōu)先考慮；熟練使用Docker；
5、有參與大型AI虛擬數(shù)字人項(xiàng)目?jī)?yōu)先；
6、有較強(qiáng)的外文獻(xiàn)檢索能力，有較好的英文讀寫能力，有文獻(xiàn)代碼實(shí)現(xiàn)及移植能力者優(yōu)先。
7、有較強(qiáng)的團(tuán)隊(duì)合作意識(shí)和良好的邏輯分析能力。
試用期工作地點(diǎn)：四川啟潤(rùn)達(dá)科技有限公司。
轉(zhuǎn)正后工作地點(diǎn)：試用期考察通過，順利轉(zhuǎn)正后調(diào)整至綿陽(yáng)城市學(xué)院安州校區(qū)（綿陽(yáng)市安州區(qū)濱江西路北段11號(hào)）。

崗位職責(zé)：
（1）根據(jù)應(yīng)用需求，參與制定產(chǎn)品規(guī)范、架構(gòu)設(shè)計(jì)、指標(biāo)和接口定義、完成設(shè)計(jì)文檔、確定測(cè)試方案、撰寫相關(guān)專利；
（2）在下述方向或者其中之一方向，有相關(guān)設(shè)計(jì)經(jīng)驗(yàn)：
①SOC集成；
②MCU設(shè)計(jì)，熟悉ARM或RISC-V core；
③總線及接口，熟悉AMBA總線、UART/SPI/I2C/USB等接口；
④UFS或DDR controller；
（3）負(fù)責(zé)RTL設(shè)計(jì)與仿真，邏輯綜合，靜態(tài)時(shí)序分析等；
（4）設(shè)計(jì)驗(yàn)證計(jì)劃并執(zhí)行驗(yàn)證測(cè)試；
（5）協(xié)助后端工程師完成版圖設(shè)計(jì)；
（6）完成領(lǐng)導(dǎo)交辦的其他工作。 任職要求：
（1）微電子學(xué)、集成電路等相關(guān)專業(yè)，本科及以上學(xué)歷；
（2）3年以上數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)；
（3）全流程參與過3~5個(gè)芯片tapeout；
（4）熟練掌握Verilog、腳本語(yǔ)言等；
（5）熟悉數(shù)字設(shè)計(jì)及驗(yàn)證相關(guān)的EDA工具。

崗位職責(zé)：
（1）根據(jù)應(yīng)用需求，參與制定產(chǎn)品規(guī)范、架構(gòu)設(shè)計(jì)、指標(biāo)和接口定義、完成設(shè)計(jì)文檔、確定測(cè)試方案、撰寫相關(guān)專利；
（2）在下述方向或者其中之一方向，有相關(guān)設(shè)計(jì)經(jīng)驗(yàn)：
①SOC集成；
②MCU設(shè)計(jì)，熟悉ARM或RISC-V core；
③總線及接口，熟悉AMBA總線、UART/SPI/I2C/USB等接口；
④UFS或DDR controller；
（3）負(fù)責(zé)RTL設(shè)計(jì)與仿真，邏輯綜合，靜態(tài)時(shí)序分析等；
（4）設(shè)計(jì)驗(yàn)證計(jì)劃并執(zhí)行驗(yàn)證測(cè)試；
（5）協(xié)助后端工程師完成版圖設(shè)計(jì)；
（6）完成領(lǐng)導(dǎo)交辦的其他工作。 任職要求：
（1）微電子學(xué)、集成電路等相關(guān)專業(yè)，本科及以上學(xué)歷；
（2）3年以上數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)；
（3）全流程參與過3~5個(gè)芯片tapeout；
（4）熟練掌握Verilog、腳本語(yǔ)言等；
（5）熟悉數(shù)字設(shè)計(jì)及驗(yàn)證相關(guān)的EDA工具。

崗位職責(zé)：
1.負(fù)責(zé)開展飛行器/發(fā)動(dòng)機(jī)的數(shù)值試驗(yàn)及數(shù)字仿真軟件應(yīng)用；
2.負(fù)責(zé)飛行器/發(fā)動(dòng)機(jī)研發(fā)環(huán)節(jié)相關(guān)數(shù)字化技術(shù)的應(yīng)用落地。 任職要求：
1.全日制碩士及以上學(xué)歷，博士或雙一流高校畢業(yè)生優(yōu)先；
2.能源動(dòng)力、航空航天、流體力學(xué)、工程熱物理等相關(guān)專業(yè)；
3.掌握基本CAE及仿真前后處理軟件的使用，具備獨(dú)立完成仿真算例的能力；
4.能熟練撰寫項(xiàng)目進(jìn)展報(bào)告、技術(shù)總結(jié)報(bào)告等專業(yè)文件。

崗位職責(zé)：
1.負(fù)責(zé)CPU芯片的數(shù)字電路前端設(shè)計(jì)，協(xié)助制定芯片規(guī)格
2.負(fù)責(zé)數(shù)字電路的RTL設(shè)計(jì)、布線前/布線后仿真;
3.規(guī)劃芯片測(cè)試方案，協(xié)助完成單元級(jí)、系統(tǒng)級(jí)驗(yàn)證;
4.協(xié)助完成FPGA驗(yàn)證工作;
5.協(xié)助芯片測(cè)試、調(diào)試和應(yīng)用，撰寫設(shè)計(jì)文檔；
6.協(xié)助項(xiàng)目進(jìn)度溝通。 任職要求：
1.碩/博士1年以上芯片設(shè)計(jì)經(jīng)驗(yàn)，本科3年以上芯片設(shè)計(jì)經(jīng)驗(yàn);
2.精通Verilog/VHDL語(yǔ)言，熟悉ASIC設(shè)計(jì)流程;
3.熟練使用業(yè)界主流EDA工具、綜合及時(shí)序分析工具;
4.有FPGA開發(fā)或驗(yàn)證經(jīng)驗(yàn);
5.工作認(rèn)真負(fù)責(zé)，有良好的溝通能力和團(tuán)隊(duì)精神，能適應(yīng)創(chuàng)業(yè)公司氛圍。
優(yōu)先條件：
1.有CPU芯片設(shè)計(jì)和測(cè)試經(jīng)驗(yàn)優(yōu)先；
2.有流片經(jīng)驗(yàn)優(yōu)先。

崗位職責(zé)：
1、熟悉相關(guān)標(biāo)準(zhǔn)規(guī)范，運(yùn)用二維設(shè)計(jì)軟件進(jìn)行圖紙?jiān)O(shè)計(jì)，根據(jù)設(shè)計(jì)資料或圖紙，進(jìn)行二維圖紙?jiān)O(shè)計(jì)工作
2、熟悉相關(guān)標(biāo)準(zhǔn)規(guī)范，運(yùn)用三維設(shè)計(jì)軟件進(jìn)行工廠建模，根據(jù)設(shè)計(jì)資料或圖紙，進(jìn)行三維模型設(shè)計(jì)工作
3、負(fù)責(zé)組織專業(yè)軟件的應(yīng)用培訓(xùn)
4、負(fù)責(zé)其他交辦的數(shù)字化設(shè)計(jì)方面的工作 任職要求：
1、2026年應(yīng)屆碩士研究生學(xué)歷畢業(yè)生
2、化工或相關(guān)專業(yè)
3、大學(xué)英語(yǔ)六級(jí)426分及以上，或雅思6.5分及以上，或托福90分及以上

崗位職責(zé)：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.芯片或IP仿真驗(yàn)證環(huán)境的開發(fā)和維護(hù)；
3.編寫腳本，創(chuàng)建testcases,仿真/debug；
4.完成覆蓋率分析以及驗(yàn)證完備性檢查。 任職要求：
1.碩士及以上學(xué)歷，微電子、電子工程等相關(guān)專業(yè)；
2.熟練掌握verilog/systemverilog硬件描述語(yǔ)言，熟悉tcl,shell,python等腳本語(yǔ)言；
3.熟悉驗(yàn)證方法學(xué)，有較強(qiáng)的分析能力和動(dòng)手能力；
4.熟悉C/C++，具備基礎(chǔ)的代碼閱讀及調(diào)試能力；
5.熟練使用仿真及調(diào)試相關(guān)EDA工具，如VCS、Verdi等；
6.積極主動(dòng)，學(xué)習(xí)能力強(qiáng)，樂于分享，具備良好的溝通能力和團(tuán)隊(duì)合作精神。